PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02191369 A

(43) Date of publication of application: 27.07.90

(51) Int. CI H01L 27/04

(21) Application number: 01010907 (71) Applicant: TOSHIBA CORP
(22) Date of filing: 19.01.89 (72) Inventor: OZAKI JUICHI


(54) MONOLITHIC SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To increase capacitance per unit length by forming a conductor section on a layer different from a layer constructing a pair of electrodes between the electrodes in a capacitor.

CONSTITUTION: A conductor section 12 is formed between a pair of electrodes 101, 102 in a capacitor and on a layer different from a layer constructing the electrode 101, 102. Accordingly, since part of an electric field 13 passes through the interior of the conductor section 12, an interelectrode distance is equivalently reduced, and if the width of the conductor 12 is increased, a capacitance per unit length of the length of the electrodes can be increased. Hereby, an area of the capacitor, which occupies a large area in a monolithic microwave integrated circuit(MMIC) can be reduced to miniaturize the MMIC and improve electrical characteristics.

COPYRIGHT: (C)1990,JPO&Japio





19 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-191369

®Int. Cl. 5

識別記号 广内整理番号

④公開 平成2年(1990)7月27日

H 01 L 27/04

C 7514-5F

審査請求 未請求 請求項の数 1 (全3頁)

ᡚ発明の名称 モノリシック半導体装置

②特 願 平1-10907

20出 願 平1(1989)1月19日

⑩発明者尾崎寿一神奈川県川崎市幸区小向東芝町1株式会社東芝小向工場

内

勿出 顋 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

邳代 理 人 弁理士 大胡 典夫

明 相 都

1. 発明の名称

モノリシック半導体装置

2. 特許請求の範囲

半絶縁性半導体基板に形成されたインタディジタル形キャパンタを備えてなるモノリシック半導体装置において、キャパンタにおける低極対の間で、かつ、この低極対を構成する層と異なる形に形成された導体部を具備したことを特徴とするモノリシック半導体装置。

3. 発明の詳細な説明

(発明の目的)

本発明は、GaAs(ガリウム砒素)等の半絶縁性半 導体基板に形成されるモノリシックマイクロ故集 積回路(MMIC)に用いるインタディジタル形キャパ シタの構造に関する。

(従来の技術)

GaAs等の半絶線性半導体基板に形成されるNMIC のキャパシタンス素子として用いられるインタデ ィジタル形キャパシタは、素子値(素子の容量値)がそのパターン形状だけで決定されるため素子値の精度が高く、回路の特性に対する素子感度の高い箇所でも用いることができる。しかし、そのパターンの占める面積当り得られる容量値が小さく、パターンが大形化し、MMICのチップサイズに与える影響が大きい。

第2図に従来のインタディジタル形キャパシタの対向電極の配置を示す平面図(a)とA-A線に沿う 断面図(b)を示す。

通常インタディジタルキャパシタは、電極のメッキ等の後工程の容易さからMMICの上部メタル層に形成される。第2図において、101,102はキャパシタを形成する対向電極、103は GaAs半絶縁性半導体基板、104はFETのゲート電極あるいは下部メタル層の形成に用いられる誘電体膜(通常S10、膜を用いる)、105はFETの保護あるいは平行平板(MIM)形キャパシタに用いられる誘電体膜(通常S1N、膜が用いられる)である。

インタディジタル形キャパシタの世極対におけ

る単位長当りの容量値は主に電極間距離 (S)と電 極下の誘電体の比誘電率(εε) で決定される。そ して、インタディジタル形キャパシタの電極対の 単位長当りの容量値を大きくするには他極間距離 を小さくすれば良い。電極は通常エッチングある いはリフトオフ工程で形成するが、歩留りを考慮 . すると危極側距離としてはS=10μm程度が限界 である。また、第2図に示される構造では、図中 に破線矢で示される低界121は SiNx間に集中する。 従って電極対の単位長当りの容量値は主に電極間 近雌とSiNxのモアで決定される。SINxのモア値は ε μ ≒ 7 であり、GaAsのそれはεμ=12.7である. 従ってGaAs直上に電極を作る場合よりも電極対の 単位長当りの容量値は、さらに小さいものになる。 次に、第2週に示されるインタディジタル形キ ャパシタの構造において、電極幅(W)W=10μm、 $S=10\mu$ m、導体厚(t) $t=1\mu$ mとした場合、 電極封の単位長当りの容量値(Co)は、

Co=0.03~0.04pF/== …(1) である。ここで、例えば容量値(C)C=0.5pFの キャパシタを形成しようとした場合、パターンの 占める面積は200μm×200μm程度の大きさが必要である。通常MMICのチップサイズは歩倒りを考慮すると1mm×1mm程度である。

叙上によってもMMICの中でインタディジタル形キャパシタのパターンが占める割合の大きいことがわかる。

(税明が解決しようとする課題)

以上述べた様に、従来のインタディジタル形キャパシタでは、電極対の単位長当りの容量値を大きくできないため、パターン寸法が大きくなり MMICのチップサイズに大きな影響を与えていた。

本発明は電極対の単位長当りの容量値が従来のインタディジタル形キャパシタより大きくなる構造をしたインタディジタル形キャパシタを提供することを目的とする。

(発明の構成)

(課題を解決するための手段)

この発明にかかるモノリシック半導体装置は、 半絶縁性半導体基板に形成されたインタディジタ

ル形キャパシタを備えてなるモノリシック半導体 装置において、キャパシタにおける電極対の間で、 かつ、この電極対を構成する層と異なる層に形成 された導体部を具備したことを特徴とする。

(HE HI)

本発明のインタディジタル形キャパシタでは、 対向電極対間に形成した導体が、等価的に電極間 距離を小さくする働きをする。これにより、電極 対の単位及当りの容量値が大きくなり、インタ ディジタル形キャパシタのパターン寸法を小さく することができる。

(実施例)

以下、本発明の一実施例につき第1図(a),(b)を参照して説明する。

第1図(a)に一実施例のインタディジタル形キャパンタの対向電極と導体との配置を平面図にて、また同図(b)に断面図で夫々示す。なお、図中の各部において、従来と変わらない部分については従来と同じ符号をつけて示し、説明を省略する。 同図において、電極対101,102は上側の特徴体膜 105、一例の SiNx 膜に取着されており、これら電極対101,102の間談部分で、かつ、前記講館体膜105の下側の誘電体膜11、一例の SiOx 膜に導体部12が形成されている。本発明のインタディジタル形キャパシタでは、電射13は図中に破線矢で示されるように、その一部が導体部12の中を通過する。したがって、等価的に電極間距離は小さくなったようになり、導体幅 (Wc)を大きくすれば、電極対の単位長当りの容量値を大きくすることができ

第2図の従来例と同一寸法の電極対で比較すると、電極の導体幅W=10μm、電極間距離S=10μm、電極の導体層 t=1μmとし、電極対の空 数に形成する導体幅Wc=5μm、導体厚(tc) tc=0.5μmとした場合、電極対の単位長当りの容量値(Co')は、

$$Co' = 0.1pF/m \qquad \cdots (2)$$

である.

また、この程度のWcであれば電極と導体間で の MINキャパシタの効果は考慮しなくても良く、 従来のインタディジタル形キャパシタと周一の素 子精度と考えて良い。

せって、本発明のインタディジタル形キャパシタでC=0.5pF のキャパシタを形成した場合、パターンの占める寸法は約110μm×110μm程度であり、従来のインタディジタル形キャパシタと比べ約1/3の大きさでパターニングが違成される。また、この空隙に形成する連体は、FETのゲート電極あるいは下部メタル圏と同一圏に形成するため、本発明のインタディジタル形キャパシタのためにMMICのプロセスを変更することがなく、またMMICの歩釣りに影響しない。


(発明の効果)


本発明によれば、素子値の特度が良く、かつ歩 切りを低下させることなく、従来のインタディジ タル形キャパシタに比べパターン面積の小さなイ ンタディジタル形キャパシタを提供できる。これ により、MMIC中にて大きな面積を占めるキャパシ タの面積を輸減でき、MMICの小型化、低気的特性 の向上に顕著な効果がある。

4. 図面の簡単な説明


第1図は本党明の一実施例を説明するための図で、(a) は対向電極と導体部との配置を示す平面図,(b) は断面図、第2図は従来例を説明するための図で、(a) は対向電極の配置を示す平面図、(b)は断面図である。


代理人 弁理人 大 胡 典 夫





第 1 図





103: GaAs 华纪经性半海体基板 104: 誘電体膜(SiO2)

105: 誘電体膜 (SINX) 121: 電界

第 2 🖾